sts-semi.co.kr [디지털 회로설계] VHDL을 통한 Gray Code 설계 > stssemi3 | sts-semi.co.kr report

[디지털 회로설계] VHDL을 통한 Gray Code 설계 > stssemi3

본문 바로가기

stssemi3


[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다. ]


[디지털 회로설계] VHDL을 통한 Gray Code 설계

페이지 정보

작성일 23-02-05 03:30

본문




Download : [디지털 회로설계] VHDL을 통한.hwp




V_high를 설정할시 ctrl+alt+1의 단축키를 쓰면 쉽고 빠르게 설정할 수 있다
(2) QuartusII의 VHDL 언어를 이용하여 minimize한 식을 프로그래밍한다.
(7) Block diagram도 그려보고 wave form을 출력해 본다.

설명
1. 제목 : VHDL을 통한 Gray Code 설계 2. 개요 : 1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다.

[디지털 회로설계] VHDL을 통한-3504_01.jpg [디지털 회로설계] VHDL을 통한-3504_02_.jpg [디지털 회로설계] VHDL을 통한-3504_03_.jpg [디지털 회로설계] VHDL을 통한-3504_04_.jpg [디지털 회로설계] VHDL을 통한-3504_05_.jpg
(6) Simulation netlist를 작성한 후 simulation을 시작한다. 에러 발생시에는 entity와 파일이름이 같은지, 소스에 빼먹은 기호는 없는지, 소스 자체에 에러가 있는지를 확인하여 정확하게 결과값이 나오게 한다.

(3) VHDL을 컴파일 한다.




다.




[디지털 회로설계] VHDL을 통한 Gray Code 설계
(5) Input의 2 진수를 설정해준다.
순서
1. title(제목) : VHDL을 통한 Gray Code 설계







Download : [디지털 회로설계] VHDL을 통한.hwp( 88 )


디지털 회로설계,VHDL,Gray Code 설계
(1) 2진수를 입력을 갖고 output이 Gray code가 되게, karnaugh map을 이용하여 minimization한다. 이때 simulation한 값에서 delay가 발생하지 않게, simulation mode 로 하지 않고 functional mode로 simulation이 되게 setting을 해준다. 이때 3개의 2진수bit를 입력하면 3개의 gray code의 bit이 나오는 시스템을 설계한다. (4) Vector waveform 파일을 새로 열고, input node와 out put node를 설정해준다.




2. 개요 :
레포트 > 공학,기술계열


1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다.
REPORT 73(sv75)


해당자료의 저작권은 각 업로더에게 있습니다.

sts-semi.co.kr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다 ]]

[저작권이나 명예훼손 또는 권리를 침해했다면 이메일 admin@hong.kr 로 연락주시면 확인후 바로 처리해 드리겠습니다.]
If you have violated copyright, defamation, of rights, please contact us by email at [ admin@hong.kr ] and we will take care of it immediately after confirmation.
Copyright © sts-semi.co.kr All rights reserved.